اینتل اولین SSD های PCIe 4.0 خود را معرفی کرد

اگرچه اینتل هنوز پردازنده‌ای با قابلیت پشتیبانی از نسل چهارم PCIe معرفی نکرده است، اما محصولاتی مانند کنترلرهای شبکه، مدارهای مجتمع برنامه‌پذیر (FPGA) و اکنون SSD های اینترپرایز PCIe 4.0 را به طیف محصولات خود اضافه کرده است.

اولین SSD های PCIe 4.0 اینتل بر اساس معماری حافظه‌های فلش NAND سه‌بعدی ۹۶ لایه‌ ساخته شده‌اند و اگرچه ازلحاظ رده‌بندی بین دیگر حافظه‌های ساخت اینتل، پایین‌رده‌تر از سری اپتین (Optane) محسوب می‌شوند، اما در بین SSD های مبتنی بر حافظه‌ی فلش در بالاترین رده قرار می‌گیرند.

دو سری جدید D7-P5500 و D7-P5600 با نام رمز Arbordale Plus اولین SSD هایی هستند که تحت سیستم نام‌گذاری جدید اینتل در دسته‌ی D7 قرار می‌گیرند. دو سری P5500 و P5600 بسیار شبیه به هم هستند و عمده‌ترین تفاوت آن‌ها در نسبت اورپروویژنینگ (Overprovisioning Ratio) و درنتیجه ظرفیت قابل استفاده و سرعت نوشتن و استقامت نوشتاری (Write Endurance) آن‌ها است. 

سری P5500 در دسته‌ی درایوهایی با DWPD برابر با یک (تعداد دفعات بازنویسی حافظه در طول روز) قرار می‌گیرد و حافظه‌ی آن از ۱٫۹۲ تا ۷٫۶۸ ترابایت متغییر است؛ درحالی‌که SSD های سری P5600 در دسته‌ی 3DWPD قرار می‌گیرند و ظرفیت آن‌ها در بازه‌ی ۱٫۶ تا ۶٫۴ ترابایت قرار دارد. 

دو سری فوق جانشین SSD های P4510 و P4610 خواهند شد و درنتیجه انتظار می‌رود اینتل آن‌ها را با فرم‌فکتور EDSFF و درایورهای QLC نیز عرضه کند.

نسل جدید PCIe ماکزیمم پهنای باند پشتیبانی‌شده توسط درایوها را به‌طرز چشمگیری افزایش می‌دهد. مهاجرت از PCIe 3.0 به PCIe 4.0 باعث جهش حداکثر سرعت خواندن ترتیبی از ۳٫۲ به ۷ گیگابایت در ثانیه و حداکثر سرعت نوشتن ترتیبی از ۳٫۲ به ۴٫۳ گیگابایت بر ثانیه می‌شود. 

سرعت خواندن تصادفی نیز که درنسل قبل به ۶۵۱ هزار IOPS محدود می‌شد اکنون می‌تواند تا یک میلیون IOPS  افزایش پیدا کند. ماکزیمم سرعت نوشتن تصادفی البته هنوز به دلیل ماهیت حافظه‌ی فلش در سری P5600 به ۲۶۰ هزار IOPS محدود است.

اینتل هنوز اطلاعاتی درباره‌ی معماری داخلی SSD های جدید خود به اشتراک نگذاشته است؛ درنتیجه مشخص نیست که آیا در ساخت سری جدید همچنان از طراحی کنترلرهای ۱۲ کاناله‌ی نسل قبل استفاده می‌شود یا خیر. اینتل البته خبر از بهبود کیفیت سرویس (QoS) و اضافه‌شدن ویژگی‌های جدیدی مانند بهبود بکارگیری TRIM برای کاهش تداخل با دستورهای مهم‌تر IO داده است.